XC6SLX4-2TQG144I-enheten er optimalisert for applikasjoner som krever absolutte minimumskostnader. Spartan-6 LX FPGA støtter opptil 150K logikktetthet, 4,8 MB-minne, integrerte lagringskontrollere og brukervennlige IP-er med høy ytelse (for eksempel DSP-moduler), mens de tar i bruk innovative åpne standardbaserte konfigurasjoner.
XC7V585T-2FFG1761I er optimalisert for den høyeste systemets ytelse og kapasitet, noe som resulterer i en 2x økning i systemytelsen. Den høyeste ytelsesenheten ved hjelp av stablet Silicon InterConnect (SSI) -teknologi.
XC7VX690T-2FFG1927I Field Programmable Gate Array er en enhet implementert gjennom stablet Silicon InterConnect (SSI) teknologi, som kan oppfylle krav til systemapplikasjoner. Virtx-7 kan brukes til applikasjoner som 10G til 100G-nettverk, bærbar radar og ASIC-prototypeutvikling. Virtex-7-enheten kan også oppfylle forskjellige systemkrav, fra kompakte og kostnadsfølsomme storskala applikasjoner til ultrahøyde-tilkoblingsbåndbredde, logikkkapasitet og signalbehandlingsmuligheter
XC7VX690T-2FFG1926I Field Programmable Gate Array (FPGA) er en enhet som bruker stablet Silicon InterConnect (SSI) -teknologi og kan oppfylle systemkravene til forskjellige applikasjoner. FPGA er en halvlederenhet basert på en konfigurerbar logikkblokk (CLB) matrise koblet gjennom et programmerbart sammenkoblingssystem. Virtx-7 er egnet for applikasjoner som 10G til 100G-nettverk, bærbar radar og ASIC-prototypedesign.
XCZU5CG-L1SFVC784I har 64 bit prosessor skalerbarhet, og kombinerer sanntidskontroll med programvare og maskinvaremotorer for grafikk, video, bølgeform og pakkebehandling. Multi-prosessor på chip-systemenheter er bygget på standard sanntidsprosessorer og plattformer utstyrt med programmerbar logikk.
XCZU11EG-3FFVC1760E Integrerer Feature Rich 64-bits firekjerne eller dobbel kjernearm i en enkelt enhet ® Cortex-A53-prosesseringssystem og programmerbar logisk ultrascale-arkitektur basert på dobbel kjerne Arm Cortex-R5F. I tillegg inkluderer det også minnet på chip, eksterne minneminne-grensesnitt og rike perifere tilkoblingsgrensesnitt.
