XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Kan oppnå høyere kostnadseffektivitet i flere aspekter, inkludert logikk, signalbehandling, innebygd minne, LVDS I/O, minnegrensesnitt og transceivere. Artix-7 FPGA-er er perfekte for kostnadssensitive applikasjoner som krever avansert funksjonalitet.
XCZU15EG-2FFVB1156I-brikken er utstyrt med 26,2 Mbit innebygd minne og 352 inngangs-/utgangsterminaler. 24 DSP transceiver, i stand til stabil drift ved 2400MT/s. Det er også 4 10G SFP+fiberoptiske grensesnitt, 4 40G QSFP fiberoptiske grensesnitt, 1 USB 3.0-grensesnitt, 1 Gigabit nettverksgrensesnitt og 1 DP-grensesnitt. Brettet har en selvkontroll-strømpå-sekvens og støtter flere oppstartsmoduser
Som medlem av FPGA-brikken har XCVU9P-2FLGA2104I 2304 programmerbare logiske enheter (PL-er) og 150 MB internt minne, som gir en klokkefrekvens på opptil 1,5 GHz. Levert 416 inngangs-/utgangspinner og 36,1 Mbit distribuert RAM. Den støtter feltprogrammerbar gate array (FPGA) teknologi og kan oppnå fleksibel design for ulike applikasjoner
XCKU060-2FFVA1517I har blitt optimert for systemytelse og integrasjon under 20nm-prosessen, og tar i bruk enkeltbrikke og neste generasjons stablet silisiuminterconnect-teknologi (SSI). Denne FPGAen er også et ideelt valg for DSP-intensiv prosessering som kreves for neste generasjons medisinsk bildebehandling, 8k4k-video og heterogen trådløs infrastruktur.
XCVU065-2FFVC1517I-enheten gir optimal ytelse og integrasjon ved 20nm, inkludert seriell I/O-båndbredde og logikkkapasitet. Som den eneste avanserte FPGA-en i 20nm prosessnodeindustrien, er denne serien egnet for applikasjoner som spenner fra 400G-nettverk til storskala ASIC-prototypedesign/simulering.
XCVU7P-2FLVA2104I-enheten gir den høyeste ytelsen og integrerte funksjonaliteten på 14nm/16nm FinFET-noder. AMDs tredje generasjons 3D IC bruker stablet silicon interconnect (SSI) teknologi for å bryte begrensningene i Moores lov og oppnå den høyeste signalbehandlingen og seriell I/O-båndbredde for å møte de strengeste designkravene. Det gir også et virtuelt enkeltbrikkedesignmiljø for å gi registrerte rutinglinjer mellom brikker for å oppnå drift over 600MHz og gi rikere og mer fleksible klokker.
