Med riktig sett med kretssimulatorverktøy kan du modellere hvordan koblingskapasitans i en LTI-krets påvirker signaladferd i tidsdomenet og frekvensdomenet. Når du har utformet oppsettet ditt, kan du trekke ut koblingskapasitansen fra impedans- og forplantningsforsinkelsesmålinger. Ved å sammenligne resultatene kan du avgjøre om det er nødvendig med endringer i oppsettet for å forhindre uønsket signalkobling mellom nettene.
Verktøy for modellering av koblingskapasitet
Fordi koblingskapasitansen i oppsettet ditt er ukjent før oppsettet er ferdig, er stedet å starte modellering av koblingskapasitansen i skjematisk. Dette gjøres ved å legge til en kondensator på strategiske steder for å modellere spesifikke koblingseffekter i komponentene dine. Dette tillater fenomenologisk modellering av koblingskapasitans avhengig av hvor kondensatoren er plassert:
Inngang / utgangskapasitans. Inngangs- og utgangspinnene i en ekte krets (IC) vil ha en viss kapasitans på grunn av skille mellom pinnen og bakkeplanet. Disse kapasitansverdiene er vanligvis ~ 10 pF for små SMD-komponenter. Dette er et av de viktigste punktene som skal undersøkes i en pre-layout-simulering.
Kapasitans mellom garn. Å plassere en kondensator mellom to nett som bærer inngangssignaler, vil modellere krysstale mellom nettene. Ved å visualisere offeret og angriperens nett, kan du se hvordan det å slå på aggressoren induserer et signal på offeret. Fordi disse kapasitansene er ganske små og overhør også avhenger av gjensidig induktans, blir overhørssimuleringer normalt bare utført etter layout for høyeste nøyaktighet.
Spor kapasitans tilbake til et bakkeplan. Selv om et spor er kort, vil det fortsatt ha parasittkapasitans med hensyn til bakkeplanet, som er ansvarlig for resonans på korte overføringslinjer.
