10CL006YE144I7G gir programmerbare porter med høy tetthet, ressurser ombord og universell I/O. Disse ressursene kan oppfylle kravene til I/O -utvidelse og chip til chip -grensesnitt.
10CL006YE144I7G gir programmerbare porter med høy tetthet, ressurser ombord og universell I/O. Disse ressursene kan oppfylle kravene til I/O -utvidelse og chip til chip -grensesnitt.
10CL006YE144I7G har blitt optimalisert for lave kostnader og lav statisk strømforbruk, noe som gjør det til et ideelt valg for storskala og kostnadsfølsomme applikasjoner.
Produktfunksjoner
Lave kostnader, lav effekt FPGA-struktur
1,0 V og 1,2 V Kernelspenningsalternativer
Logikkelement (LE) - Fire inngangstabeller (LUTS) og registre
En 18x18 eller to 9x9 multiplikatormodus som kan kaskaderes
Komplett DSP IP for algoritmeakselerasjon
Opptil 15 dedikerte klokkepinner, i stand til å kjøre opptil 20 globale klokker
Opptil fire universelle PLL -er
Gi kraftige klokkehåndtering og synteseegenskaper
Støtter flere I/O -standarder
Programmerbar I/O -funksjon
Ekte LVD -er og analoge LVDS -sendere og mottakere
På Chip Terminal (OCT)
søknad
Industriell og bil
Kringkasting, kablet og trådløs
Beregning og lagring
Medisinsk, forbruker og intelligent energi
